该SoC芯片采用单芯片全集成解决方案（架构如图1所示，助听器芯片、硬件系统及样机分别如图2、图3所示），芯片集成片上电源LDO、时钟振荡器RC、低噪声模拟前端AFE、低功耗数字信号处理器DSP和高精度音频输出DAC。其中，低噪声AFE包含自适应预放大电路PGA和低噪声16-bit ADC，低功耗DSP包括专用指令集处理器ASIP和若干协处理器。助听器SoC电源电压1V，时钟频率8MHZ，整机工作电流为1.2mA。基于该SoC芯片的助听器样机电声测试结果如图4所示，其中饱和输出达到122.3dB，最大增益52.6dB，等效输入噪声25.5dB，谐波失真0.2%@1600Hz，整机功耗1.22mW。基于该SoC芯片，只需配备麦克风、喇叭、EEPROM、锌空电池和少量电容，即可搭建典型助听器系统，也可以通过编程，应用于声音采集、语音降噪等其他领域。 

　　目前，该SoC芯片现已通过助听器行业标准测试，各项性能、功耗指标满足国际中端助听器产品需求。项目组正与企业展开深度合作，进行小批量助听器样机生产，推动我国助听器产业从制造到创新的跨越发展。 

图1.低功耗助听器SoC及系统框图 

图2.助听器SoC裸片、QFN40L芯片及硬件系统 

图3.助听器样机 

图4.助听器样机测试环境及测试结果