随着人工智能和物联网的兴起，数据呈现爆炸式增长。研发具有更快访问速度和更高存储密度的存储器成为必然。阻变存储器因具有简单两端结构易于三维集成、极好的可微缩性、速度快以及低功耗等优势受到广泛关注。  

　　为实现阻变存储器的高密度集成，三维交叉阵列结构成为最佳选择。但三维交叉阵列中存在串扰效应，采用具有高非线性的自选通阻变存储器可有效抑制串扰问题。自选通阻变存储器的非线性越高，越有利于抑制串扰；开态电流越高，越有利于提升访问速度。但目前提出的自选通阻变存储器中，高开态电流和高非线性难以同时实现。 

　　针对这一问题，微电子所刘明院士团队提出了一种基于TiN/ TiO_xN_y/TiO_x/NbO_x/Ru结构的非细丝型自选通阻变存储器，并在16层三维垂直结构上实现。该存储器实现了50倍开态电流密度的提升，并达到了高非线性(>5000)。TiO_x内部峰状势垒的形成有效提升了器件的非线性。第一性原理计算结果表明Nb₂O₅的氧空位聚合能为正值，这表明氧空位不容易发生聚集，器件可在较高电流下工作而不会发生击穿，从而实现高电流密度。由于电流的提升，该器件的读延迟缩短至18ns。该工作为实现具有高速、高密度的3D VRRAM提供了可能途径。 

　　该成果以题为“16-layer 3D Vertical RRAM with Low Read Latency (18ns), High Nonlinearity (>5000) and Ultra-low Leakage Current (~pA) Self-Selective Cells”入选2023 VLSI。微电子所博士生丁亚欣为第一作者，微电子所罗庆研究员和华中科技大学薛堪豪教授为通讯作者。 

图(a) 16层三维垂直RRAM的TEM截面图

图(b) I-V特性曲线