晶体管是芯片的核心元器件。更小的栅极尺寸可以使得芯片上集成更多的晶体管，并带来性能的提升。 

　　近日，清华大学集成电路学院任天令教授团队在小尺寸晶体管研究方面取得重要进展，首次实现了具有亚1纳米栅极长度的晶体管，并具有良好的电学性能。相关成果以《具有亚1纳米栅极长度的垂直硫化钼晶体管》为题，于近日在线发表在国际顶级学术期刊《自然》上。

　　英特尔公司创始人之一戈登·摩尔在1965年提出：“集成电路芯片上可容纳的晶体管数目，每隔18至24个月便会增加一倍，微处理器的性能提高一倍，或价格下降一半。”这在集成电路领域被称为“摩尔定律”。

　　过去几十年，晶体管的栅极尺寸在“摩尔定律”的推动下不断微缩。然而近年来，随着晶体管的物理尺寸进入纳米尺度，电子迁移率降低、漏电流增大、静态功耗增大等短沟道效应越来越严重，这使得新结构和新材料的开发迫在眉睫。根据信息资源词典系统报道，目前主流工业界晶体管的栅极尺寸在12纳米以上，如何促进晶体管关键尺寸的进一步微缩，引起了业界研究人员的广泛关注。

　　学术界在极短栅长晶体管方面做出了探索。2012年，日本产业技术综合研究所报道了基于绝缘衬底上硅实现V形的平面无结型硅基晶体管，等效的物理栅长仅为3纳米。2016年，美国劳伦斯伯克利国家实验室和斯坦福大学在《科学》期刊报道了基于金属性碳纳米管材料，实现了物理栅长为1纳米的平面硫化钼晶体管。

　　为进一步突破1纳米以下栅长晶体管的瓶颈，任天令研究团队利用石墨烯薄膜超薄的单原子层厚度和优异的导电性能作为栅极，通过石墨烯侧向电场来控制垂直的MoS2沟道的开关，从而实现等效的物理栅长为0.34纳米。团队通过在石墨烯表面沉积金属铝并自然氧化的方式，完成了对石墨烯垂直方向电场的屏蔽，再使用原子层沉积的二氧化铪作为栅极介质、化学气相沉积的单层二维二硫化钼薄膜作为沟道。

　　这项工作推动了“摩尔定律”进一步发展到亚1纳米级别，同时为二维薄膜在未来集成电路的应用提供了参考依据。