自2006年开始开展超高速数模转换芯片的设计方法研究，在国家973项目、中科院STS项目、国家863项目、中科院创新基金以及重点研发计划等多个项目的支持下，创新性的提出了采用微波电磁场理论解决高速转换芯片中的信号完整性问题的分析方法，突破了芯片架构、信号完整性设计、校准算法、宽带封装等技术瓶颈，建立了一套完整的从超高速数模混合芯片的设计、流片、封装、测试到可靠性分析的研发平台。
课题组目前已经形成了采样率涵盖500Msps~50Gsps,采样精度为6bit~14bit的超高速ADC/DAC系列产品，并在4G/5G基站系统、高端测试仪器、数据采集等多个领域进行了应用推广；同时课题组还研制了速率涵盖5~32Gbps基于混合构架NRZ调制和56~112Gbps基于ADC/DSP构架PAM4调制高速串行接口SerDes系列芯片， 团队先后在 JSSC、TCASI、TCASII、CICC、ESSCIRC等国际知名期刊和会议发表论文60多篇，申请国内外发明专利40多项。
代表成果：
1. “高速高精度ADC/DAC关键技术”荣获2021年中国电子学会“技术发明二等奖”
2. An 8 GSps 14 bit RF DAC With IM3<-62 dBc up to 3.6 GHz, in IEEE Transactions on Circuits and Systems II: Express Briefs, vol. 66, no. 5, pp. 768-772, May 2019, doi: 10.1109/TCSII.2019.2909354.
3. A Real-Time Output 50-GS/s 8-bit TI-ADC with Dedicated Calibration Techniques and Deterministic Latency, ESSCIRC 2021 - IEEE 47th European Solid State Circuits Conference (ESSCIRC), Grenoble, France, 2021, pp. 487-490, doi: 10.1109/ESSCIRC53450.2021.9567780.
4. A 50-112-Gb/s PAM-4 transmitter with a fractional-spaced FFE in 65-nm CMOS, IEEE J. Solid-State Circuits (JSSC), vol. 55, no. 7 pp. 1864 - 1876, Jul. 2020.
5. Frequency-domain modeling and analysis of injection-locked oscillators, IEEE J. Solid-State Circuits (JSSC), vol. 55, no. 8, pp. 1651 - 1664, Jun. 2020.
高频高压器件与集成研发中心