为了降低TD—SCDMA的终端成本，该文提出了一种基于块判决反馈的联合检测算法。与已有的联合检测算法相比，该算法以微小的性能损失为代价，极大地降低了计算复杂度，从而使得TD—SCDMA的联合检测协处理器面积小、功耗低、实现容易。在该算法的基础上，该文给出了终端联合检测协处理器的VLSI架构。在0．18岬的工艺下该协处理器只有16万门。