| 论文编号: | 172511O120130196 |
| 第一作者所在部门: | |
| 论文题目: | 杂质分凝技术对肖特基势垒高度的调制 |
| 论文题目英文: | |
| 作者: | 罗军 |
| 论文出处: | |
| 刊物名称: | 半导体技术 |
| 年: | 2013-01-08 |
| 卷: | |
| 期: | 38 |
| 页: | 55 |
| 联系作者: | 罗军 |
| 收录类别: | |
| 影响因子: | |
| 摘要: | 为降低金属或金属硅化物源漏与沟道的肖特基势垒高度以改善肖特基势垒源漏场效应晶体 管( SBSD-MOSFET) 的开关电流比( I on /I off) ，采用硅化诱发杂质分凝技术( SIDS) 调节NiSi/n-Si 肖 特基二极管( NiSi/n-Si SJD) 的肖特基势垒高度，系统地研究了SIDS工艺条件如杂质注入剂量注入 能量和硅化物形成工艺对肖特基势垒高度调节的影响实验结果表明，适当增加BF2杂质的注入剂量 或能量均能显著提高有效电子势垒高度( Bn，eff) ，也即降低了有效空穴势垒高度( Bp，eff) ，从而减小 反向偏置漏电流同时，与传统的一步退火工艺相比，采用两步退火工艺形成NiSi 也有利于提高有效 电子势垒高度，减小反向漏电流最后，提出了一种优化的调制肖特基势垒高度的SIDS工艺条件 |
| 英文摘要: | |
| 外单位作者单位: | |
| 备注: | |
科研产出