| 论文编号: | 172511O120130139 |
| 第一作者所在部门: | |
| 论文题目: | 基于20nm FinFETs器件穿通电流的抑制及穿通阻止层技术优化设计 |
| 论文题目英文: | |
| 作者: | 尹海洲 |
| 论文出处: | |
| 刊物名称: | 第六届中国微纳电子技术交流与学术研讨会 |
| 年: | 2013-07-17 |
| 卷: | |
| 期: | 1 |
| 页: | 166 |
| 联系作者: | 尹海洲 |
| 收录类别: | |
| 影响因子: | |
| 摘要: | 随着高K/金属栅技术的发展及低电源电压的应用，在FinFETs器件的漏电流中，源漏穿通电流（punch through current）及亚阈值漏电流（subthreshold leakage current）将占主要部分[1][2]。本文将着重讨论如何通过穿通阻止层（punch through stop layer）技术的优化来控制穿通电流，以达到进一步减小器件总漏电流的目的。 |
| 英文摘要: | |
| 外单位作者单位: | |
| 备注: | |
科研产出