当前位置 首页 人才队伍
  • 姓名： 蔡小五
  • 性别： 男
  • 职称： 正高级工程师
  • 职务： 
  • 学历： 博士
  • 电话： 010-82995553
  • 传真： 010-82995961
  • 电子邮件： caixiaowu@ime.ac.cn
  • 所属部门： 硅器件与集成研发中心
  • 通讯地址： 北京市朝阳区北土城西路3号

    简　　历：

  • 教育背景

    2005.9-2008.6 中科院微电子研究所 微电子学 博士学位

    2002.9-2005.6 中科院上海技术物理研究所 微电子学 硕士学位

    1998.9-2002.6 河南大学物理与电子学院         物理学 学士学位

    工作简历

    2008.8-2015.10 香港应用科技研究院（ASTRI） 高级工程师

    2015.10-2016.11 香港应用科技研究院（ASTRI） 主任工程师

    2016.11-今 中国科学院微电子研究所 博士生导师、研究员级高工

    社会任职：

  • IEEE Member

    国家自然科学基金项目评议人、国家博士后基金项目评议人

    期刊《半导体学报》、《IEEE Electron Device Letters》、《IEEE Transactions on Electron Devices》审稿人

    2017、2018年北京微电子研究生学术论坛技术委员会委员

    研究方向：

  • 1.智能功率集成电路（Smart Power IC）设计

    2.智能高边功率开关（Smart High-Side Power Switch）、智能低边功率开关（Smart Low- Side Power Switch）集成电路设计

    3.体硅和SOI 高压半桥驱动电路设计、低边驱动电路设计

    4.体硅BCD和SOI BCD工艺研究

    5.功率器件VDMOS设计

    6.集成电路ESD保护设计

    承担科研项目情况：

  • 负责或参与了多项重要国家科技项目，国家自然科学基金委青年项目，中科院微电子研究所“所长基金项目，香港创新科技署3项种子项目、3项平台项目和1项企业合作项目。

    代表论著：

  • 1.        Xiaowu Cai, Beiping Yan, XiaoHuo, “An area efficient clamp based on transmission gate feedback for power rail ESD protection”, IEEE Electron Device Letters, 2015,36(7):639-641.

    2.        Xiaowu Cai, Junxiu Wei, Chao Liang, Zhe Gao, Chuan Lv. Investigation of high voltage SCR-LDMOS ESD device for 150V SOI BCD process. Microelectronics Reliability.2013,53(6):861-866

    3.        Cai Xiaowu, Wei Junxiu, Gao zhe, Liang Chao,Lv Chuan, Lv Kai. “Analysis of the area efficient transmission gate power clamp in 65nm CMOS process” ICSICT 2016.

    4.        Cai Xiaowu, Wei Junxiu, Gao zhe, Liang Chao,Lv Chuan, Lv Kai. “A SCR-LDMOS ESD Device for 150V HV SOI BCD Process” ICSICT 2016.

    5.        Xiaowu Cai, Yan Beiping, Han Xiaoyong, “Investigation of ESD second breakdown TCAD simulation” the 10th International Conference on Solid-State and Integrated Circuit Technology Proceeding 2010. IEEE PRESS. On page(s): 1665 – 1667

    6.        Xiaowu Cai ，Chaohe Hai，“Study of Body Contact of Partial Depleted SOI NMOS Device”，the 8th International Conference on Solid-State and Integrated Circuit Technology Proceeding 2006. IEEE PRESS. On page(s): 212 - 214

    7.        蔡小五，海潮和，王立新，陆江，“新型低压超结功率VDMOS器件数值模拟”，功能材料与器件，Vol.13, No.5, 2007,10

    8.        蔡小五，周华杰，海潮和，“新型多栅全耗尽SOI器件研究进展”，电子器件，Vol. 30 , No. 3, 2007,6

    9.        蔡小五，马斌，梁平治,“微机械非制冷红外热电堆探测器”，红外技术，Vol.27,No.1, 2005,1

    10.      蔡小五，海潮和，王立新，郭天雷，赵发展，刘刚，“SOI薄膜全耗尽积累型PMOS器件研究”，第七届全国SOI技术研讨会,2007

    11.      蔡小五, 韩郑生，马斌，梁平治，“微机械非制冷红外热电堆探测器的研制”，第十四届全国半导体集成电路、硅材料学术会议,2005

    12.      Zhe Gao*, Xiaowu Cai, Chuan Lv, Chao Liang: Analysis on vulnerability of power grid based on electrical betweenness with information entropy. CCC2014:2727-2731.

    13.      Yi Song*, Qiuxia Xu, Huajie Zhou, Xiaowu Cai. Design and optimization considerations for bulk gate all around nano-wire MOSFETs. Semiconductor Science and Technology 2009, 24(10):1-7.

    14.      Hui Wang, Tongwei Li, Zhenlong Lv, Weiwei Ju, Xiaoyan Zhao, Xiaowu Cai,Han Han, Lattice vibrational spectra of double-helix LiP. EPL, 105 (2014) 16001

    专利申请：

  • 美国专利

    1. Xiaowu Cai, Beiping Yan，et al. “NMOS based feedback power clamp for on chip ESD protection”, US Patent, US8369054, 2013.2.5.

    2.  Xiaowu Cai, Beiping Yan，et al. “Area-efficient clamp for power ring ESD protection using a transmission gate”, US Patent, US9356442 B2, 2016.05.31.

    3. Xiaowu Cai, Beiping Yan, Huo Xiao. “ESD Power clamp for SOI and FinFET processes lacking parasitic ESD Diode” US Patent, US 9305916B1 , 2016.04.05.

    4. Xiaowu Cai, Beiping Yan, Zhongzi Chen. “lateral-diode, vertical-SCR hybrid structure for high-level ESD protection”, US Patent, US 9640523 B2, 2017.05.02.

    5. Xiao Huo, Beiping Yan, Zhongzi Chen, Xiaowu Cai. “Digital-to-Analog Converter (DAC) Current Cell with Shadow Differential Transistors for Output Impedance Compensation”,US Patent, US8643520 B1,2014.02.04.

    6.Zhongzi Chen, Beiping Yan, Xiao Huo, Xiaowu_Cai. “Phase-to-Amplitude Converter for Direct Digital Synthesizer (DSS) with Reduced AND and Reconstructed ADD Logic Arrays”, US Patent, US0222882, 2014.08.07.

    7. Xiao Huo, Beiping Yan, Xiaowu Cai. “Electro-Static-Discharge (ESD) Protection Structure With Stacked Implant Junction Transistor and Parallel Resistor and Diode Paths to Lower Trigger Voltage and Raise Holding Voltage”, US Patent, US9054521, 2015.06.09.

    中国专利：

    1.   蔡小五，刘海南等，“一种SOI功率开关的ESD保护器件”，申请号：201910010757.1，2019/01/07

    2.   蔡小五，赵发展等，“用于功率集成电路输出LDMOS器件保护的双向ESD结构”，申请号：201811066380.3，2018/09/13

    3.   蔡小五，赵发展等，“一种具有高维持电压的LDMOS结构的ESD保护器件”，申请号：201821494772.5，2018/09/13

    4.   蔡小五，赵发展等， 一种双向触发的LDMOS结构的ESD保护器件，申请号：201821494886.X，2018/09/13

    5.   蔡小五，罗家俊等，“一种ESD钳位电路及集成电路”，申请号：201711008522.6, 2017/10/25

    6.   蔡小五，罗家俊等，“一种晶体管、钳位电路及集成电路”，申请号： 201710874226.8, 2017/9/25

    7.   蔡小五，罗家俊等，“一种晶体管、钳位电路及集成电路”，申请号： 201710875844.4, 2017/9/25

    8.   蔡小五，罗家俊等，“一种晶体管、钳位电路及集成电路”，申请号： 201710875851.4,2017/9/25.

    9.   蔡小五，魏俊秀，高哲等，“一种NMOS低压触发的双向SCR结构”， 申请号：2016110773683, 2016.11

    10. 蔡小五，魏俊秀，高哲等，“一种用于ESD保护的双向SCR结构”， 申请号：2016110773626, 2016.11

    11. 蔡小五，魏俊秀，高哲等，“一种用于ESD保护的低压触发双向SCR结构” 申请号：2016110773645, 2016.11

    12. 蔡小五，魏俊秀，高哲等，“一种用于ESD保护的双向纵向NPN结构”, 申请号：2016110773630, 2016.11

    13. 蔡小五,严北平,陈中子.“用于高HBM ESD保护能力的横向二极管和垂直SCR混合结构”, 申请号：201580001641.1 ，2015.09.25，公开号105556667A, 2016.5.4

    14. 蔡小五,吕川, 高哲等, “用于集成电路的静电放电电源钳制电路及其控制方法” ，申请号：201410664096.1 ，2014-11-20. 公开号：104362606A， 2015.02.18

    15. 闫明，魏俊秀等，“分数阶全局滑模互联网拥塞控制方法”，申请号：201310287359.7，申请公布号 CN103354526 A 2013.10

    16. 代萌（SMIC），蔡小五，张莉菲（SMIC），甘正浩（SMIC），俞少峰（SMIC）. “静电防护电路”, 申请号：201310231677.1，2013.06.09 ，公开号：104242280A , 2014.12.24 ， （与SMIC合作申请）

    17.  蔡小五，赵发展，海潮和，陆江，王立新，“VDMOS开启电压远程在线测试系统”。中国专利。申请号： 200710179370.6公开号：CN200710179370.6.

    18.  蔡小五,严北平,霍晓. “一种绝缘体上硅SOI的ESD保护电路”, 公开号,104835816A, 2015.08.12. 授权号：CN 104835816B 2017.09.08

    19.  蔡小五,严北平,霍晓. “一种使用传输门的电源钳位ESD保护电路”, 公开号, 104283198A, 2015.01.14. 授权号： 104283198B 2017.04.12

    20.  蔡小五 高哲 吕川 魏俊秀 闫明 梁超 刘兴辉, “集成电路高压兼容静电放电的电源钳制电路”, 申请号：201410663954.0 ，2014-11-20，公开号：104332976A，2015.02.04，授权号：104332976B，2017.05.17

    21.  蔡小五，魏俊秀，吕川，高哲，梁超，闫明，刘兴辉，“用于集成电路的静电放电触发电路”，申请号：201420697453.X ，2014-11-20 ，公开授权号：204180038U，2015.02.25，

    22.  蔡小五,高哲,闫明等, “采用双通道技术的用于电源和地之间ESD保护的Power Clamp” 申请号：201310477495.2 公开号:CN103515944A, 授权公告号: 103515944B,2017.1.12

    23.  蔡小五,魏俊秀,吕川等，“PMOS嵌入的低压触发用于ESD保护的SCR器件”，2012,中国专利，申请号：201210523149.9公开号:CN103094278A，授权公告号103094278 B. 2016.1.20

    24.  蔡小五,刘兴辉,魏俊秀等. “Native NMOS低压触发的用于ESD保护的SCR器件”,公开号:103178105A，授权公告号103178105B. 2015.7.8

    25.  蔡小五，魏俊秀，梁超等，“一种用于ESD保护的低压触发SCR器件”, 公开号：CN102938403A，授权公告号:102938403B. 2015.5.6

    26.  蔡小五，严北平等.“一个基于NMOS反馈用于芯片上电源箝位ESD保护电路”,公开号：CN201010222713.4，授权公告号：ZL201010222713.4. 2013.6.12

    27.  蔡小五，海潮和等，“制备超结VDMOS器件的方法”，公开号：CN200810057881.5 授权公告号:101515547B. 2011.2.16

    28.  霍晓 ,严北平, 蔡小五, “一种有低触发电压和高保持电压的ESD保护结构”, 授权公告号:103560126A. 2016.9.28

    29.  霍晓，严北平，陈中子，蔡小五，“具有输出阻抗补偿辅助差分晶体管的数模转换器电流单元”，申请号：201310048122.3申请公布号：CN103312326 A. 公告号: 103312326B. 2016.06.29

    30.  陈中子，严北平，霍晓，蔡小五，“具有简化AND和重建ADD逻辑阵列的直接数字频率合成器”，申请号：201310226152.9，申请公布号 CN103346791 A 授权公告号: 103346791B. 2015.11.04

    获奖及荣誉：

  • 2018年度优秀员工

中国科学院微电子研究所版权所有 邮编：100029
单位地址：北京市朝阳区北土城西路3号，电子邮件：webadmin@ime.ac.cn
京公网安备110402500036号，京ICP备05002781号-1