教育背景
2016.9-2021.6，中国科学院大学，微电子学与固体电子学，获工学博士学位
2012.9-2016.7，郑州大学，电子信息工程，获工学学士学位
工作简历
2024.6-至今，中国科学院微电子研究所，副研究员
2021.7-2024.6，中国科学院微电子研究所，博士后/助理研究员
高性能模数混合集成电路设计；新型混合架构ADC系统研究；
基于人工智能的高性能ADC校准。
主持多个国家课题，累计经费超过2100万元；作为核心技术骨干参与了国家重大专项、国家重点研发计划、中国科学院先导专项等多个项目和课题。
1. Feitong Wu, Hanbo Jia*, et al. A 12bit 1.6 GS/s pipelined ADC with multi-level dither injection achieving 68 dB SFDR over PVT [J]. Microelectronics Journal, 2023: 106048.
2. Ben He, Xuan Guo*, Hanbo Jia*, et al. A dither-based background calibration circuit for pipelined ADCs in 40 nm CMOS [J]. IEICE Electronics Express, 2025, 22(5):20240726.
3. Ben He, Xuan Guo*, Hanbo Jia*, et al. A 500MS/s 14-bit Pipelined ADC With Startup Protection Circuit in 40 nm CMOS [J]. IEEE Access, 2025, 13: 43097-43108.
4. Huaiyu Zhai, Hanbo Jia*, et al. An interstage gain calibration technique for pipelined ADCs exploiting complementary dithering and calibration windows detector [J]. IEICE Electronics Express, 2024, Volume 21, Issue 8, Pages 20240121.
5. Xing Li, Lei Zhou, Xuan Guo, Hanbo Jia, et al. A 16-Bit 5 GS/s DAC With Redundant-MSB based Digital Pre-Distortion Achieving SFDR >61dBc Up to 2.4GHz in 40-nm CMOS [J]. IEEE Transactions on Circuit sand Systems II: Express Briefs, vol. 71, no. 12, pp. 4829-4833, Dec. 2024.
6. Xing Li, Lei Zhou, Xuan Guo, Hanbo Jia, et al. A 25 GS/s 8-Bit Current-Steering DAC With Statistical ADC-based Duty-Cycle Detection in 40-nm CMOS [J]. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 33, no. 5, pp. 1487-1491, May 2025.
7. Shan Lu, Danyu Wu, Xuan Guo, Hanbo Jia, et al. A 28-nm Dual-Mode Explicit Class-F23 VCO With Low-Loss CM Return Path Achieving 70-400-kHz 1/f³ PN Corner Over 4.9-7.3-GHz TR [J]. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 32, no. 9, pp. 1749-1753, Sept. 2024.
8. Shan Lu, Danyu Wu, Xuan Guo, Hanbo Jia, et al. A Quad-Core VCO Incorporating Area-Saving Folded S-shaped Tail Filtering in 28-nm CMOS [J]. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 33, no. 4, pp. 1162-1166, April 2025.
1. 贾涵博，郭轩，吴旦昱，周磊，武锦，刘新宇。一种补偿电路及补偿方法，202111529483.0，已授权。
2. 贾涵博，余江锋，郭轩，吴旦昱，武锦，刘新宇。一种级间增益误差校准方法、装置、设备及介质，202210156931.5， 已授权。
3. 贾涵博，郭轩，吴旦昱，周磊，武锦，刘新宇。一种比较器阈值误差校准方法、装置、设备及介质，202210112557.9， 已授权。
4. 贾涵博，郭轩，吴旦昱，周磊，武锦，刘新宇。流水线ADC的级间增益误差校准方法及其电路、流水线ADC， 202210110389X，已受理。
5. 贾涵博，郭轩，吴旦昱，孙锴，王丹丹，申英俊，刘新宇。一种多维度多路模数转换器校准方法、装置及电子设备， 202310944899.1，已受理。
6. 贾涵博，郭轩，吴旦昱，孙锴，王丹丹，申英俊，刘新宇。一种多级均匀分布伪随机序列产生方法、装置及电子设备，202310883319.2，已受理。
2023年，中国科学院科技促进发展奖，第六发明人
人才队伍