专利名称: | 并行处理的可分割的乘法累加单元 |
专利类别: | |
申请号: | 03153649.2 |
申请日期: | 2003-08-19 |
专利号: | CN1584821 |
第一发明人: | 姜小波 陈杰 |
其它发明人: | |
国外申请日期: | |
国外申请方式: | |
专利授权日期: | |
缴费情况: | |
实施情况: | |
专利证书号: | |
专利摘要: | 本发明一种并行处理的可分割的乘法累加单元,其特征在于,其中包括:一个部分积生成单元,一个部分积累加阵列,一个可分割累加器构成;其中部分积生成单元的输出端连接于部分积累加阵列的输入端;部分积累加阵列的输出端连接于可分割累加器的输入端;利用该结构实现32位、16位和8位乘法累加运算。 |
其它备注: | |
科研产出