非晶铟镓锌氧化物（a-IGZO）因其具有理想的迁移率、大面积成膜均一、低热预算等优点，被视为实现高密度三维集成的最佳候选沟道材料之一。三维集成技术的本质是为提高晶体管在芯片上的集成密度。因此，对于兼容后道工艺的a-IGZO晶体管来说，探索其尺寸的极限微缩是实现高密度三维集成的关键。
针对上述问题，微电子所重点实验室科研人员通过采用宏观电学测试和微观表征技术相结合的方法，研究了尺寸微缩时a-IGZO晶体管基本特性的变化规律，通过微缩栅介质等效氧化层厚度和半导体厚度来提高器件的栅控能力，进一步优化金属半导体接触，降低了器件的接触电阻，并使用栅控能力更强的双栅互联结构与操作模式，实现了性能优异的双栅a-IGZO短沟道晶体管，其中沟道长度LCH=30nm，电容等效厚度CET=0.9 nm，亚阈值摆幅SS=63.4 mV/dec，DIBL=10 mV/V，跨导Gm=559 μS/μm at VDS=1V。
基于该成果的文章“Scaling Dual-Gate Ultra-thin a-IGZO FET to 30 nm Channel Length with Record-high Gm,max of 559 μS/μm at VDS=1 V, Record-low DIBL of 10 mV/V and Nearly Ideal SS of 63 mV/dec”入选2022 VLSI，同时入选demon session 文章。微电子所硕士生陈楷飞为第一作者，杨冠华副研究员和李泠研究员为通讯作者。
图1. 器件结构示意图及TEM表征图
图2. 双栅IGZO晶体管转移曲线及输出曲线
图3. 该工作与近两年短沟道氧化物晶体管性能对比
综合信息