DRAM是存储器领域最重要的分支之一。随着尺寸微缩，1T1C结构DRAM的存储电容限制问题愈发显著，导致传统1T1C-DRAM面临微缩挑战。基于铟镓锌氧（IGZO）晶体管的2T0C-DRAM有望克服1T1C-DRAM的微缩挑战，在3D DRAM方面发挥更大的优势。但现阶段研究工作都基于平面结构的IGZO器件，形成的2T0C单元尺寸（大约20F2）比相同特征尺寸下的1T1C单元尺寸（6F2）大很多，使得IGZO-DRAM缺少密度优势。
针对平面结构IGZO-DRAM的密度问题，微电子所重点实验室刘明院士团队在2021年及2022年IEDM国际大会报道的垂直环形沟道结构（Channel-All-Around, CAA）IGZO晶体管的基础上，分析了沉积IGZO沟道的ALD工艺对于器件性能及稳定性的调控作用，研究了堆叠第二层IGZO晶体管对第一层器件性能的影响。在此基础上，第一次成功实现了基于垂直堆叠的CAA IGZO晶体管形成的4F2 2T0C DARM单元。上下两层的晶体管表现出良好的器件性能和稳定性，得到的2T0C DRAM单元实现了75秒的保持时间，同时进行1011次写入擦除操作后没有表现出性能劣化。
该研究成果证明了堆叠CAA IGZO 2T0C结构的可行性，有助于推动IGZO DRAM在三维高密度DRAM中的应用。基于该成果的文章 “First Demonstration of Stacked 2T0C-DRAM Bit-Cell Constructed by Two-Layers of Vertical Channel-All-Around IGZO FETs Realizing 4F2 Area Cost” 入选2023 IEDM。微电子所博士生陈传科为第一作者，北京超弦存储器研究院项金娟副研究员为共同第一作者，微电子所李泠研究员、耿玓研究员及北京超弦存储器研究院赵超研究员、王桂磊研究员为通讯作者。
图1：由两个垂直堆叠的CAA IGZO晶体管构成的2T0C单元的截面电镜图
图2：CAA 2T0C单元的retention测试及结果
综合信息