| 专利名称: | 一种降低微波单片集成电路驻波比的地线布图图形 |
| 专利类别: | |
| 申请号: | 200610112932.0 |
| 申请日期: | 2006-09-13 |
| 专利号: | CN101145547 |
| 第一发明人: | 朱 旻 张海英 |
| 其它发明人: | |
| 国外申请日期: | |
| 国外申请方式: | |
| 专利授权日期: | |
| 缴费情况: | |
| 实施情况: | |
| 专利证书号: | |
| 专利摘要: | 本发明公开了一种降低微波单片集成电路(MMIC)驻波比的地线布 图图形，其特征在于，该地线布图图形至少包括一个图形单元，所述图形 单元由印制在印刷电路板和版图平面上投影图形为z形的信号微带线，以 及沿所述信号微带线分布的地线接地通孔构成。利用本发明，降低了因金 属跳线的电感以及片内隔直电容的工艺误差带来的驻波比的升高，并且比 较方便安装调整驻波比所需的组件，不会带来太大的寄生电感，进而降低 了输入输出端对于阻抗虚部变化引起不匹配的敏感度，改善了驻波比，提 高了MMIC单片测试的成功率。 |
| 其它备注: | |
科研产出