| 论文编号: | TN402;TP320.8 |
| 第一作者所在部门: | 中科微电子公司 |
| 论文题目: | 一种基于FPGA的新颖的高容错加法器的设计 |
| 论文题目英文: | |
| 作者: | 尹立群;袁国顺 |
| 论文出处: | |
| 刊物名称: | 电子器件 |
| 年: | 2009 |
| 卷: | 32 |
| 期: | 2 |
| 页: | 4，372-375 |
| 联系作者: | |
| 收录类别: | |
| 影响因子: | |
| 摘要: | 为了解决传统TMR结构的CMFs失效问题,根据加法器的结构特点提出了操作数循环移位及取反算法（TOIR-SO）。此方法相对于传统的TMR结构能够使TMR系统失效率降低47%。同时对逻辑运算的基本单元全加器进行了改进,改进后加法器中任何一个失效只能影响一位“和”结果而不会对其它位产生影响从而进一步提高了加法器的容错能力。 |
| 英文摘要: | |
| 外单位作者单位: | |
| 备注: | |
科研产出