7月5日，中科院EDA中心在微电子所举办技术交流会，邀请美国Cadence公司主管工程师陈秋实（Chen Qiushi）博士作了题为IC Scaling, More than Moore and On-chip Interconnect Extractions的主题报告，任卓翔研究员主持交流会并致欢迎辞，中科院在京院、所40余名科研人员参加会议。
报告中，陈秋实博士认真解读了当前制程工艺向三维发展的趋势及三维工艺对设计方法学带来的挑战，并介绍了相关前沿工艺进展、Cadence相关产品在芯片互联参数提取技术的特性与流程。报告提出，平面CMOS及平面IC无法继续符合摩尔定律，从而迫使IC工业转向3D制程，3D Fin（FinFET）及3D IC（TSV）已超越摩尔定律（more than Moore）；而对于IC物理设计而言，芯片互联参数建模及参数提取是至关重要的，其中的关键又在于高效、可扩展性的场求解器以及基于工艺模型的快速方法。
报告后，与会人员与陈秋实博士还就TSV对芯片可靠性的影响、电子束曝光方法应用前景、参数提取的统计模型、可制造性设计（DFM）等问题进行了交流和探讨。
陈秋实博士于加拿大多伦多大学获得电气工程博士学位，在Coventor、Synopsys、Cadence等公司从事MEMS及EDA软件研发工作十多年，发表20多篇国际期刊与会议论文，拥有1项美国专利。现为Cadence公司的芯片互联建模与参数提取的研发主管，涉及IC电路与标准单元、IP、存储、混合信号、射频、3DIC和SoC设计等研究领域。其研发团队与领先的Foundry及IC设计公司合作关注14nm（FinFET）及20nm下工艺的技术研究。
综合信息