日前，中科院EDA中心邀请美国德州大学奥斯丁分校DavidZ. Pan教授来京举办“极限尺寸下的纳米芯片可制造性和可靠性设计（Nanometer IC Design for Manufacturability and Reliability in Extreme Scaling and Beyond）”研讨会。中科院在京相关单位科研人员20余人参加了会议。
DavidZ. Pan教授介绍了UTDA实验室的相关研究情况，以及多重曝光技术和光刻技术的设计、工艺等综合研究情况。报告指出，当CMOS特征尺寸到达22nm、14nm及以下时，双重/多重曝光技术使得IC可制造性挑战大大增加；采用TSV的3D集成技术获得显著进展并初步商业化，然而TSV仍然面临着巨大的可制造性挑战，需要开发新的建模和设计技术来实现可靠的3D集成。在3D IC中，TSV会导致热应力，从而引起系统性能偏差和机械/电学相关的可靠性问题，层间模拟和物理设计技术被用来实现可靠的集成电路和系统整合。
会后，在座科研人员与DavidZ. Pan教授就纳米芯片可制造性技术和可靠性等问题进行了交流。
DavidZ. Pan于UCLA取得博士学位，2000-2003年就职于IBM T J Washington研发中心，现任美国德州大学奥斯丁分校电子信息工程学院教授、UTDA实验室主任，发表过180余篇国际高质量学术论文，曾获得Brasfield教奖金、ICCAD国际会议最佳论文奖等国际学术荣誉。
研讨会现场
综合信息