根据《中国科学院杰出科技成就奖条例》和《中国科学院杰出科技成就奖条例实施细则》（科发规字〔2024〕39号），拟推荐“超高速宽带ADC/DAC关键技术与应用”作为2026年度中国科学院杰出科技成就奖（技术发明奖）候选者，现按要求进行公示（详见附件）。
自公布之日起7个自然日为异议期。任何单位和个人对候选者的成果真实性、水平、创新性及贡献等如有异议，应以书面形式并实名向本单位提出。
以单位名义提出的异议，应在异议材料上加盖单位公章，签署法定代表人姓名，并写明联系人地址、电话和电子信箱。以个人名义提出的异议，应在异议材料上签署真实姓名，并写明本人工作单位、联系地址、电话和电子信箱。
凡表明真实身份、如实提出异议意见、提供必要证明材料的异议为有效异议。我们将对异议受理截止期前受理的有效异议进行核实处理，对异议提出者予以严格保密。
联 系 人：唐璇
联系地址：北京市朝阳区北土城西路3号
联系电话：010-82995852
E-mail：tangxuan@ime.ac.cn
中国科学院微电子研究所
2026年10月8日
超高速宽带ADC/DAC关键技术与应用
（技术发明奖）
（中国科学院微电子研究所）
1. 推荐意见提名意见:研究团队面向超高速宽带数据转换器（ADC/DAC）芯片国产化需求，提出“场”“路”结合的超高速数模混合芯片设计方法，攻克采样速率、精度与精准同步难题。突破超高速ADC/DAC架构与校准技术，发明分级采样大规模时间交织架构及数模混合高精度校准方案，显著提升采样率、精度和带宽；突破多芯片精准同步与高速数据传输技术，发明基于确定性延迟的片间同步机制，实现芯片高速数据传输和多芯片皮秒级同步；突破超高速ADC低误码率技术，发明新型比较器与时序冲突抑制异步SAR电路，实现误码率数量级的降低。研制了采样率覆盖500Msps~64Gsps、精度6bit~16bit系列化ADC/DAC芯片，并实现批量应用，其中50Gsps 8bit ADC支撑国产200GSa/s实时示波器，被新华社誉为超高速信号“中国标尺”。
2. 主要知识产权和标准规范等列表
|
序号 |
知识产权 （标准）类别 |
知识产权 （标准）具体名称 |
国家 （地区） |
授权号 （标准编号） |
授权 （标准发布）日期 |
权利人 （标准起草单位） |
发明人 （标准起草人） |
发明专利（标准）有效状态 |
|
1 |
发明专利 |
一种具有动态失调校准电路的比较器电路和电子设备 |
中国 |
202110025252.X |
2025.01.17 |
中国科学院微电子研究所 |
武锦 徐潇迪 郭轩 贾涵博 周磊 吴旦昱 刘新宇 |
授权 |
|
2 |
发明专利 |
一种时钟信号恢复电路及方法、接口电路、信号同步方法 |
中国 |
202010282504.2 |
2022.08.12 |
中国科学院微电子研究所 |
朱耀辉 周磊 武锦 吴旦昱 刘新宇 |
授权 |
|
3 |
发明专利 |
一种比较器阈值误差校准方法、装置、设备及介质 |
中国 |
202210112557.9 |
2023.01.31 |
中国科学院微电子研究所 |
贾涵博 郭轩 吴旦昱 周磊 武锦 刘新宇 |
授权 |
|
4 |
发明专利 |
一种级间增益误差校准方法、装置、设备及介质 |
中国 |
202210156931.5 |
2022.09.20 |
中国科学院微电子研究所 |
贾涵博 余江锋 郭轩 吴旦昱 武锦 刘新宇 |
授权 |
|
5 |
发明专利 |
一种应用于数模转换器的非线性校准方法及装置 |
中国 |
202110832660.6 |
2022.07.08 |
中国科学院微电子研究所 |
李兴 吴南巡 刘新宇 周磊 吴旦昱 武锦 |
授权 |
|
6 |
发明专利 |
一种补偿电路及补偿方法 |
中国 |
202111529483.0 |
2022.11.11 |
中国科学院微电子研究所 |
贾涵博 郭轩 吴旦昱 周磊 武锦 刘新宇 |
授权 |
|
7 |
发明专利 |
一种脉冲发生器和时钟倍频器 |
中国 |
202010650389.X |
2026.01.02 |
中国科学院微电子研究所 |
郑旭强 辛可为 吴旦昱 周磊 武锦 刘新宇 |
授权 |
|
8 |
发明专利 |
一种PAM-4信号电平判决阈值的移位装置及电子设备 |
中国 |
202110319817.5 |
2026.07.07 |
中国科学院微电子研究所 |
郑旭强 丁浩 蔡晨 吴旦昱 栾舰 周磊 武锦 刘新宇 |
授权 |
|
9 |
发明专利 |
一种超宽带压控振荡器电路 |
中国 |
202411132091.4 |
2025.07.04 |
中国科学院微电子研究所 |
杨尊松 俸超平 李博 任洪宇 孟祥鹤 闫薇薇 张卫东 |
授权 |
|
10 |
论文 |
A 112-Gb/s PAM-4 Retimer Transceiver With Jitter-Filtering Clocking Scheme and BER Optimization Technique in 28-nm CMOS
|
美国 |
IEEE Journal of Solid-State Circuits ( July 2025, Volume: 60, Issue: 7, Page:2305-2318) |
2025.04.08 |
- |
Hua Xu, Mingche Lai, Xuqiang Zheng, Zedong Wang, Jiang Xu, Sai Li, Fangxu Lv, Min Liu, Weijie Li, Zhanhao Wen, Xuan Guo, Xinhua Wang, Zhi Jin, and Xinyu Liu |
- |
3. 成员贡献情况
|
排序 |
姓名 |
工作单位 |
主要贡献 |
|
1 |
刘新宇 |
中国科学院微电子研究所 |
技术带头人，提出了“场”、“路”结合的分析方法。总体技术路线的提出者，全面组织实施并开展具体研究工作。 |
|
2 |
郭轩 |
中国科学院微电子研究所 |
高性能ADC/DAC芯片架构和算法研究负责人。负责高性能ADC/DAC芯片的具体设计与实现。 |
|
3 |
贾涵博 |
中国科学院微电子研究所 |
负责高性能ADC芯片的数模混合校准部分。攻克了ADC校准技术，显著提升了ADC的整体性能。 |
|
4 |
郑旭强 |
中国科学院微电子研究所 |
负责高性能ADC/DAC芯片高速接口。攻克了芯片的高速数据传输技术与多片同步技术。 |
|
5 |
杨尊松 |
中国科学院微电子研究所 |
负责高性能ADC/DAC芯片多相位时钟产生电路。攻克了高速低抖动多相位时钟产生技术。 |
|
6 |
徐华 |
中国科学院微电子研究所 |
负责高性能ADC芯片高速接口电路。攻克了高速ADC高速串行输出技术。 |
说明：公示内容须与推荐书相关部分一致。
综合信息