课题组包括阻变存储器和存储器可靠性两方面的研究。
阻变存储器方向，在新材料开发、器件性能优化、阻变机理、统计、可靠性、操作方法、测试技术、存储芯片电路设计、三维集成等方面取得了一些列成果。提出了功能层掺杂提高RRAM性能和成品率的方法。提出“电场工程”改善参数均匀性的思想。通过原位TEM观测首次获得了导电细丝生长和断裂的动态过程。首次在国际上开展了RRAM器件热电效应的研究，发展了一种RRAM阻变机制研究的新方法。研发成功1kb RRAM电路，是国际上第二个功能完整的HfO2基电路。研制成功HfO2/CuGeS双层结构高性能自选通RRAM器件，并首次实现了4层8×32的RRAM垂直交叉阵列的集成。研究成果发表在Nature Communications、Advanced Materials、ACS Nano、IEEE Electron Device Letters、Scientific Reports、Nanoscale、IEDM等国际学术期刊和会议上，SCI他引超过2000次。研究成果受到国际关注，和VSEA、Adesto等公司开展了合作。
存储器可靠性方向，与国内晶圆厂合作开展存储器可靠性研究工作，通过模拟分析、TCAD仿真等手段，优化存储器制造工艺；并从器件电学可靠性退化的机理入手，改善器件的编程、擦除操作条件，从而综合改善存储器件性能，提高产品良率。针对不同类型存储器件的特性，开发存储器芯片，突破高密度、大容量存储芯片的设计难点，密切与产业界合作，开展技术转移转化工作。
金属纳米晶控制导电细丝生长及获得的4态数据保持特性（ACS Nano, 2010, 4, 6162）。
通过TEM原位表征技术获得RRAM导电细丝形成和破灭的动态过程（Advanced Materials, 2012, 24, 1844）
Ti/HfOx/Pt器件导电细丝的Seebeck效应测试样品结构、Seebeck电压与加热电极热电流的关系、Seebeck系数与温度的关系、归一化电阻与温度的关系（Nature Communications, 2014, 5, 4598）。
1kb RRAM试验芯片。(a)芯片实物图；(b)写入‘IME’字样的阵列二进制位图；(c)芯片中RRAM器件与MOS晶体管的集成结构的TEM照片；(d)芯片中单元的电阻转变特性；(e)芯片中单元在脉冲模式下的实时编程图（Scientific Reports, 2015, 5, 7764）。
存储器可靠性研究与大容量存储芯片
微电子器件与集成技术研发中心